Гуров В.В. - Компоненты и архитектура компьютеров (КиАК) (часть 2: контроллеры и микропроцессоры) [2004, PDF, RUS]

1. Архитектура микропроцессора. Типы МП БИС. Характеристики. Области применения. Основные параметры однокристальных микропроцессоров и однокристальных микроконтроллеров. 4
Архитектура микропроцессора (?) 4
Типы микропроцессорных БИС (лекция 12.02.2004) 4
а. Секционированные микропроцессоры (лекция 12.02.2004) 6
б. Однокристальные микроконтроллеры (лекция 12.02.2004) 7
с. Универсальные микропроцессоры (лекция 12.02.2004) 8
2. Назначение, обобщенная структура однокристального микроконтроллера. 8
Архитектура однокристального микроконтроллера MK-51 (лекция 12.02.2004) 8
Характеристики различных БИС, входящих в состав MK-51 (лекция 12.02.2004) 10
Состояние рынка однокристальных МК и тенденции развития их архитектуры (лекция 11.03.2004) 11
3. Структура памяти программ и памяти данных однокристального микроконтроллера. 12
Организация памяти программ (лекция 12.02.2004) 12
Организация памяти данных (лекция 12.02.2004) 12
4. Аппаратные и программные средства обработки битовой информации в составе однокpистального микроконтроллера. 15
Организация ввода-вывода информации в микроконтроллере (л/р №2) 15
5. Блок таймеp-счетчиков однокpистального микроконтроллера. Назначение, режимы работы. 18
Блок таймеров-счётчиков (лекция 19.02.2004) 18
Режимы работы таймеров-счётчиков (лекция 19.02.2004) 19
6. Система прерываний однокристального микроконтроллера. Источники прерываний, уровни приоритета, маскирование. 22
Система прерываний (лекция 26.02.2004 - 04.03.2004) 22
Особенности реализации прерываний (лекция 04.03.2004) 24
Прерывания от последовательно порта (лекция 04.03.2004) 24
Уровни приоритетов прерываний (лекция 04.03.2004) 25
Подготовка к л/р №3 (лекция 04.03.2004) 26
7. Организация взаимодействия однокpистального микроконтроллера с внешними устройствами в системе управления. 26
Организация последовательного ввода/вывода информации в микроконтроллере (лекция 26.02.2004) 26
Многопроцессорный режим работы(лекция 26.02.2004) 29
Ввод/вывод информации через параллельные порты (лекция 26.02.2004) 29
Микроконтроллер в системе управления (лекция 04.03.2004) 30
8. Основные этапы развития архитектуры IA-32. 33
Основные этапы развития IA-32 (лекция 11.03.2004) 33
9. Структура 32-разрядного однокристального микропроцессора. Основных блоков и их назначение. 34
Структура 32-х разрядного микропроцессора (лекция 11.03.2004) 34
10. Регистровая структура 32-разрядного микропроцессора: регистры общего назначения, сегментные регистры, регистр флагов, регистр указателя команд, специальные регистры. 35
Регистровая структура микропроцессора (лекция 11.03.2004) 35
Регистры общего назначения (лекция 11.03.2004) 36
Блок сегментных регистров (лекция 11.03.2004) 36
Регистры FPU (лекция 11.03.2004) 38
Системные регистры (лекция 11.03.2004) 40
11. Способы организации физического и логического адресного пространства. 41
Физическая и логическая организация памяти (лекция 11.03.2004, 18.03.2004, 25.03.2004) 41
12. Сегментно-страничная организация адресного пространства в 32-разрядном микропроцессоре. Порядок формирования физического адреса при сегментно-страничной организации адресного пространства. 41
Формирование физического адреса при сегментно-страничной организации памяти (лекция 18.03.2004 - 25.03.2004) 41
14. Структура логического адреса в сегментированном адресном пространстве. Селектор, дескриптор сегмента, смещение Структура дескриптора и селектора. 43
Дескриптор сегмента (лекция 18.03.2004) 43
Селектор (лекция 18.03.2004) 44
15. Таблицы дескрипторов. Трансляция логического адреса в физический в сегментированном адресном пространстве. 45
Таблицы дескрипторов (лекция 18.03.2004) 45
16. Вычисление смещения в 32-разрядном однокристальном микропроцессоре. 47
Формирование смещения (лекция 18.03.2004) 47
17. Структура расширенного кода команды 32-разрядного однокристального микропроцессора. 47
Структура кода команды (лекция 18.03.2004) 47
18. Виртуальная память. Страничное логическое адресное пространство. Структура линейного адреса, таблицы страниц, каталога таблиц страниц. 49
Страничная организация памяти (лекция 25.03.2004) 49
Виртуальная память (лекция 25.03.2004) 50
19. Структура элемента таблицы страниц. Трансляция линейного адреса в физический при страничной организации памяти. 55
Формат элемента каталога таблицы страниц и элемента таблицы страниц (лекция 25.03.2004) 55
20. Сокращение потерь времени на считывание операнда при сегментно-страничной организации памяти. Кэширование дескрипторов. Буфер ассоциативной трансляции страниц. 56
Для сокращения времени страничного преобразования (лекция 25.03.2004) 56
Блок (буфер) ассоциативной трансляции TLB (лекция 25.03.2004) 57
21. Виды защиты памяти в 32-разрядном однокристальном микропроцессоре. Защита сегментов и страниц. Защита по привилегиям. Шлюз вызова. 59
Аппаратные средства защиты памяти в микропроцессоре (лекция 01.04.2004) 59
Защита по привилегиям (лекция 01.04.2004) 60
22. Виртуальный процессор. Сегмент состояния задачи. Переключение задач в процессоре. 63
Многозадачность (лекция 08.04.2004) 63
Сегмент состояния задачи (лекция 08.04.2004) 64
Переключение задач (лекция 08.04.2004) 65
23. Структура внутренней кэш-памяти 32-разрядного микропроцесcора. 66
Организация и принципы работы кэш-памяти (лекция 25.03.2004) 66
Структура внутренней кэш-памяти (лекция 25.03.2004) 68
24. MESI-диаграмма поддержания когерентности работы кэш-памяти в мультипроцессорных системах. 70
MESI-диаграмма (лекция 01.04.2004) 70
25. Типы прерываний и исключений в микропроцессорных системах. 72
Прерывания и исключения в МП системах (лекция 08.04.2004) 72
26. Тип, вектор прерываний. Таблица векторов прерываний. Таблица дескрипторов прерываний. 73
Тип прерываний (лекция 08.04.2004) 73
Таблица векторов прерываний (лекция 08.04.2004) 74
Таблица дескрипторов прерываний (лекция 08.04.2004) 74
27. Организация системы приоритетов внешних прерываний в микропроцессорной системе. Структура и алгоритм работы контроллера приоритетных прерываний. Каскадное включение контроллеров приоритетных прерываний. 75
Контроллер приоритетных прерываний (лекция 08.04.2004) 75
Каскадное включение контроллеров приоритетных прерываний (лекция 08.04.2004) 76
28. Структура микропроцессорной системы. Временная диаграмма работы микропроцессора. 77
Структура микропроцессорной системы (лекция 15.04.2004) 77
Временная диаграмма работы микропроцессора (лекция 15.04.2004) 79
29. Магистраль ISA. Состав и назначение основных сигналов. 80
Состав и назначение основных сигналов шины ISA (лекция 22.04.2004) 80
30. Прямой доступ к памяти. Структура контроллера прямого доступа к памяти. Каскадное включение контроллеров прямого доступа к памяти. 81
Прямой доступ в память (лекция 15.04.2004 - 22.04.2004) 81
Структура контроллера ПДП (лекция 22.04.2004) 82
Каскадное включение контроллеров ПДП (лекция 22.04.2004) 84
31. Назначение и функции чипсета в микропроцессорной системе. 84
Чипсеты - chipset (лекция 22.04.2004) 84
32. Организация конвейерной обработки информации в МП: структура классического конвейера, оценка производительности МП при конвейерной обработке. 85
Конвейерная организация работы МП (лекция 22.04.2004) 85
Ступени классического конвейера (лекция 22.04.2004) 86
Оценка производительности (лекция 22.04.2004) 86
33. Конфликты в конвейере. Влияние конфликтов на производительность процессора. Типы конфликтов и способы минимизации их влияния на производительность микропроцессора. 87
Понятие конфликта (лекция 22.04.2004) 87
Структурные конфликты (лекция 22.04.2004) 87
Конфликты по управлению (лекция 29.04.2004) 88
Конфликты по данным (лекция 29.04.2004) 90
34. Неупорядоченное выполнение команд: суть подхода, проблемы, связанные с реализацией метода и пути их преодоления. 92
Неупорядоченное исполнение команд (лекция 29.04.2004) 92
35. Особенности архитектуры микропроцессоров с технологией MMX и SSE. 92
Особенности архитектуры MMX (лекция 29.04.2004 - 06.05.2004) 92
Технологии SSE и SSE-2 (лекция 06.05.2004) 94
36. Микропроцессор Pentium-4: особенности архитектуры, состав и назначение основных блоков. 94
Архитектура микропроцессора Pentium IV (лекция 06.05.2004) 94
Состав и назначение основных блоков микропроцессора Pentium IV (лекция 06.05.2004) 95
37. Пути повышения производительности микропроцессоров. Основные черты архитектуры EPIC. 96
Основные направления развития архитектуры микропроцессоров (лекция 06.05.2004) 96
Особенности архитектуры EPIC (лекция 06.05.2004) 97
38. Микропроцессор Itanium: особенности архитектуры, состав и назначение основных блоков. 98
Архитектура микропроцессора Itanium (лекция 06.05.2004) 98
39. Основные особенности RISC-аpхитектуpы. 99
Микропроцессоры с RISC-архитектурой (лекция 13.05.2004) 99
40. Микропроцессор Alpha 21264: особенности архитектуры, состав и назначение основных блоков. 100
Структурная схема микропроцессора Alpha 21264 (лекция 13.05.2004) 100
Z_0. Темы, не вошедшие в билеты: Мультипроцессорные системы 101
Мультипроцессорные системы (лекция 13.05.2004) 101
Z_1. Темы, не вошедшие в билеты: Транспьютеры 103
Транспьютеры (лекция 20.05.2004) 103
Формат команды (лекция 20.05.2004) 105
Z_2. Темы, не вошедшие в билеты: Отладка МП-систем 106
Отладка МП-систем (лекция 20.05.2004) 106